AMD Ryzen 7 9800X3D, nuevo V-Cache 3D con el CCD encima
La última filtración que vimos el viernes sobre cuál será la CPU gaming más rápida del mercado a finales de 2024 y gran parte de 2025 iba por buen camino. AMD ha introducido un nuevo caché vertical junto con TSMC llamado Enhanced 3D V-Cache (posiblemente 3D V-Cache 2.0), que, en gran medida, revelamos con la patente de lo que debería ser Zen 7. Lo que nadie esperaba es que esta pieza crucial llegaría este año, lo que sugiere avances muy interesantes para este Ryzen 7 9800X3D y explica sus características clave gracias a esto
Nueva versión del caché vertical.
V-Cache 3D de nueva generación, mejor rendimiento térmico y Boost a 5,2 GHz. El marketing de AMD no mentía, y lo sabemos porque al margen de las confirmaciones de ciertos filtradores, tenemos la primera imagen de todo este tema, del que ya hablamos largo y tendido en artículos anteriores y que ahora te resumimos.
AMD Ryzen 7 9800X3D, el nuevo 3D V-Cache invierte las matrices para conseguir mejoras térmicas y de rendimiento
Lo que ha hecho AMD tiene todo el sentido del mundo: poner el CCD encima del L3 vertical y no al revés como ocurría con el 5800X3D y el 7800X3D. La confirmación visual tras una revisión de este procesador, que debutará en apenas una semana y media, confirma lo obvio: Habrá un salto de mejora de temperatura que AMD ha aprovechado para potenciar el Boost y ganar rendimiento con ello.
Por tanto, es de esperar que sus hermanos mayores utilicen este nuevo 3D V-Cache 2.0 para hacer lo propio y ser opciones más completas e interesantes respecto al Core Ultra 200S.
Lo realmente interesante es cómo lo han conseguido. Resumiendo lo que ya hemos visto, todo empieza desde uno Reducción de L3 bloque a bloque. Esto dejó a cada CCD con un área total menor para L3, donde el número de TSV también se redujo a su mínima expresión.
La teoría, a falta de confirmación, es que AMD ha utilizado una matriz más avanzada que la implementada en el Ryzen 7 7800X3D, posiblemente en esos 4 nm o una variante avanzada de 5 nm de TSMC, lo que le habría ayudado a realizar el intercambio. vertical entre dicho L3 y el CCD.
La patente que vimos para Zen 7 podría llegar incluso antes, ¿Zen 6 con GAA, BSDPN y 3D V-Cache 3.0?
Con el misterio casi completamente revelado, debemos mirar hacia el futuro observando la patente que revelamos en exclusiva la semana pasada. En él vimos que AMD está preparando tres versiones de su nuevo caché vertical, el cual fue diseñado para Transistores GAA con BSDPNque debería llegar en 2026 con
SoIC-L de TSMC.
Pensábamos que esta patente, por todos los cambios que implica en el diseño del caché vertical y sus tres versiones, sería para Zen 7, pero la confirmación de que la versión 3D V-Cache 2.0 ya está aquí y debutará en no tiempo, parece acelerar las cosas, y confirmaría que TSMC ha dado un paso más con su salto al mercado
Embalaje 3D real Estilo Intel con
SoIC InFO_3D.
Sumado a esto, se confirmaría que N2P y N2X como nodos principales de los de Taiwán para el 2026 introducen la segunda generación de transistores GAA y estrenan BSDPN, ¿por qué? Bueno, porque la patente indicaba que el tres versiones de 3D V-Cache 3.0 contaba con Backside Power Rail, o BPR, que recordaremos brevemente haciendo hincapié en sus bocetos.
AMD 3D V-Cache 3.0 para Zen 6 y Zen 7: BPR, GAA, BSDPN y tres entregas de potencia diferentes entre troqueles
Resumiendo lo que vimos en el artículo de patente según el diagrama que precede a esta línea y haciendo referencia a las figuras. 1700A, 1700B y 1700C:
- Troquelado de tubería F2Bambos mueren con BPR (1700A) -> la entrega de energía se realiza desde la parte posterior de la matriz inferior (caché L3) presuministrada al DDR6 directamente desde el intercalador a través de TSV y conectada a la matriz superior mediante uniones híbridas. Es decir, el troquel superior está unido a la parte posterior del troquel inferior para entregar la energía.
- Troquel superior F2Bsólo el dado inferior entrega la energía (1700B) -> Aquí el dado inferior está conectado a la parte posterior del dado superior, donde la energía fluye desde la parte posterior del primero al segundo.
- Troquel superior F2Bdonde ambos tienen BPR (1700C) -> tanto el dado de caché como el dado con núcleos Tienen BPR en su retaguardia con sus propias redes de energía.lo que deja claro que el AID, en este caso el DDR6, entregará todo lo que ambos necesitan.
Por tanto, no éramos muy optimistas pensando que lo que veremos en Zen 5 llegaría en Zen 6 porque el Delimitación híbrida de TSMC Parecía estar atravesando un momento difícil en I+D, como le ocurrió en su momento al nodo N2.
No será así, los problemas con el 3D SoIC parecen haberse acabado y la tecnología Hybrid Bounding llegará un año antes de lo previsto, así que zen 6 No sólo va a subir el listón, es que con lo visto en el Ryzen 7 9800X3D y su nuevo caché, así como lo visto en la patente, AMD puede quedarse completamente sola en el mercado gaming. dejando a Intel para intentar competir solo en MultiThread. , ver para creer hace 4 años.